(19)日本国特許庁 (JP)

/ (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-53912

(43)公開日 平成5年(1993)3月5日

(51) Int.Cl.⁸

識別配号

庁内整理番号

FΙ

技術表示箇所

G 0 6 F 12/08

H 7232-5B

審査請求 未請求 請求項の数1(全 8 頁)

(21)出願番号

特願平3-238746

(22)出願日

平成3年(1991)8月26日

(71)出願人 000000295

沙電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 今野 実

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(72)発明者 小林 徹

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 佐藤 幸男

(54) 【発明の名称】 キヤツシユメモリの制御方法

(57)【要約】

【構成】 ライトパック方式のキャッシュメモリ2と、他のアクセス手段3、4が共有メモリ6を共通して使用する構成において、キャッシュメモリのみを書換え、共有メモリは書き換えていないデータが有り、かつ他のアクセス手段が、そのデータと同じアドレスで共有メモリにアクセスした場合、共有メモリは他のアクセス手段に対し、再実行を指示し、他のアクセス手段はキャッシュメモリからの前記データが共有メモリに書き戻されるまで、そのデータへの再実行を繰り返す。

【効果】 他のアクセス手段の処理が高速に行われ、か フキャッシュメモリと他のアクセス手段とのデータの整 合をとるための特別な構成が不要となる。



本発明の制御方法に関わるキャッシュメモリシステム

【特許請求の範囲】

前記キャッシュメモリのみを審換え、前記共有メモリは 審換えていないデータが存在し、かつ、前記他のアクセ ス手段が、核データと同じアドレスで前記共有メモリに アクセスした場合、

前配他のアクセス手段は、前記キャッシュメモリが前記 共有メモリに前記データを書き戻すまで、該共有メモリ 10 へのアクセスの再実行を繰り返すことを特徴とするキャ ッシュメモリの制御方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はキャッシュメモリの制御 方法に関し、特に、共有メモリを用いる他のアクセス手 段からのアクセス時の制御方法に関する。

[0002]

【従来の技術】従来より、計算機システムにおいて、高速で小容量なキャッシュメモリと、低速で大容量な共有 20 メモリとを組み合わせて使用することにより、計算機システムの性能を向上させる方式は、一般によく知られている。これは、計算機システム上で実行されるプログラムのメモリアクセスにおいては局所性があるという性質を利用したものである。プロセッサから共有メモリへのアクセスに際し、アクセスが行われたデータを共有メモリからキャッシュメモリにコピーすることにより、メモリアクセスの大部分を高速なキャッシュメモリへのアクセスの頻度を削減させることができる。 30

【0003】例えば、プロセッサからの読出し要求のメモリアクセスに対して、要求を受けたキャッシュメモリ内にそのデータが存在しない場合、該キャッシュメモリは要求されたデータを共有メモリからコピーすると共に、プロセッサへ要求されたデータを返送する。一方、プロセッサからの書き込み要求のメモリアクセスに対して、要求を受けたキャッシュメモリ内にそのデータが存在する場合には、該キャッシュメモリのデータのみを書換え、共有メモリは書き換えず、必要に応じて共有メモリを書き換えるライト・バック方式が一般的に知られている。

【0004】図2に、ライト・パック方式のキャッシュメモリを備えたキャッシュメモリシステムの構成を示す。図のシステムは、CPU(中央処理装置)101、102、103と、キャッシュメモリ104、105、106と、共通パス107と、共有メモリ108とからなる。CPU101、102、103と、キャッシュメモリ104、105、106は、それぞれローカルパスで接続され、キャッシュメモリ104、105、106と共有メモリ108は、共有パス107を介して接続さ

. 1

れている。また、キャッシュメモリ104、105、106は、自キャッシュメモリ内に格納しているデータを示すためのタグメモリを備えている。このようなキャッシュメモリシステムにおいて、あるキャッシュメモリウで書換えを行い、まだ共有メモリ108を書き換えていないデータ(以下、このデータをで加デージと称する)が存在する場合、共有メモリ108内のデータは古いデータとなる。従って、wmデータと同じアドレスで他のキャッシュメモリが共有メモリ108にアクセスを行ってしまうと、キャッシュメモリ間でのデータの整合が保てなくなってしまう。

【0005】例えば、キャッシュメモリ104の0番地 がデータAのwmデータで共有メモリ108の0番地の データがaであった場合、キャッシュメモリ105が、 共有メモリ108の0番地を読み出すと、キャッシュメ モリ105の0番地のデータはaになってしまい、キャ ッシュメモリ104とキャッシュメモリ105のデータ の整合性がなくなってしまう。そこで、キャッシュメモ リ間でのデータの整合を保つために、キャッシュメモリ 内の各データ毎に、wmデータの状態であることを示す 1ピットのフラグを設けている。図中、1048、10 5 a、106 aは、そのwmデータ酸別フラグ付きタグ を示す。そして、あるキャッシュメモリ内のwmデータ 職別フラグが点火されている(wmデータである状態) データに対して、他のキャッシュメモリから共有メモリ 108にアクセスがあった場合には、そのキャッシュメ モリは監視していた共有パス107のアドレスと自キャ ッシュメモリ内のタグメモリに登録されたデータの一致 を検出し、しかも該アドレスのwmデータ識別フラグが 30 点火しているので、自キャッシュメモリが有する更新済 のデータを眩アドレスに反映させることが必要となる。 そこで、アクセスを行ったキャッシュメモリに、共有メ モリ108に対するアクセスが無効であることを通知す る信号を送出し、その後に自キャッシュメモリ内のデー 夕を共有メモリ108に送出していた。

【0006】このような、更新済のデータを他のキャッシュメモリの共有メモリ108へのアクセスに反映さる方法として、次の第1および第2の方法があった。図3は、第1の方法によるキャッシュメモリシステムの構め 成図である。図のシステムは、各キャッシュメモリ104、105、106内に、自キャッシュメモリにおことが無効である。区域手段104方でアドレスを記憶しておくための記憶手段104方、105方、106方を備えているとする。今、キャッシュメモリ104がwmデータとして0番地のデータと20番地のデータを有しているとする。今、キャッシュメモリ105が、共有メモリ108の0番地にアクセスしたとパフをが、共有メモリ108の0番地にアクセスしたとパフを107のアドレスと、自キャッシュメモリ内のタグとの

一致を検出し、キャッシュメモリ105の共有メモリ1 08に対するアクセスが無効であることを通知する信号 をキャッシュメモリ105に対して送出し、かつキャッ シュメモリ104の記憶手段104bに0番地のアドレ スを登録する。次に、キャッシュメモリ106が、キャ ッシュメモリ104の0番地のデータを共有メモリ10 8に書き戻すよりも先に、共有メモリ108へ20番地 をアクセスすると、キャッシュメモリ104はキャッシ ユメモリ106に対しても共有メモリ108に対するア クセスが無効であることを通知する信号を送出し、20 10 番地のアドレスを配憶手段104bに登録する。その後 に、0番地と20番地のデータを共有バス107に出力 するよう制御を行っていた。

【0007】図4は、第2の方法によるキャッシュメモ リシステムの構成図である。図のシステムは、共通パス 107のアクセス順序の制御を行う制御装置109を備 えている。ここで、例えば、上述した第1の方法の場合 と同様に、キャッシュメモリ104がwmデータとして 0番地のデータと20番地のデータを有しているとす る。今、キャッシュメモリ105が、共有メモリ108 の0番地にアクセスしたとすると、キャッシュメモリ1 04は、その番地のアクセスが無効であることを通知す る信号を共通バス107に送出する。これにより、制御 装置109は、優先的にキャッシュメモリ104に0番 地のデータを共有メモリ108に書き戻させるよう制御 を行うが、更に、上記第1の方法の場合と同様に、キャ ッシュメモリ104が0番地のデータを共有メモリ10 8に書き戻すよりも前に、キャッシュメモリ106が共 有メモリ108へ20番地のデータをアクセスした場 合、制御装置109は、キャッシュメモリ106の20 番地へのアクセスを抑止し、キャッシュメモリ104に 0番地のデータを共有メモリ108に書き戻させるよう 制御を行っていた。

[0008]

【発明が解決しようとする課題】しかしながら、上記従 来の制御方法では、以下に述べるような問題点があっ た。即ち、第1および第2の方法において、wmデータ に対してアクセスを行うキャッシュメモリは、このwm データのアクセスが無効であることを通知された場合 は、再実行を繰り返すことなく、改めてアクセスを行っ ていたため、処理の高速化を図ることができなかった。 特に第2の方法ではwmデータ以外のデータに対するア クセスも抑止されるため、システム性能が大きく低下し ていた。

【0009】しかも、第1の方法では、共有メモリ10 8に対するアクセスが無効であることを通知した全ての データのアドレスを、そのデータを共有メモリ108に **書き戻すまで記憶しておくための記憶手段104a、1** 05 a、106 aと、その制御のための装置も必要であ

アクセス順序を制御するための専用の制御装置109が 必要であった。このように、従来の制御方法では、キャ ッシュメモリのアクセスを制御するために多くのハード ウェアが必要であり、構造が複雑でコスト高になってし まうという問題点もあった。本発明は、上記従来の問題 点を解決するためになされたもので、処理の高速化を図 ると共に、構成を簡素化してコストダウンを図ることが できるキャッシュメモリの制御方法を提供することを目 的とする。

[0010]

【課題を解決するための手段】本発明のキャッシュメモ リの制御方法は、ライトバック方式のキャッシュメモリ と、他のアクセス手段とが共通の共有メモリを用いるキ ヤッシュメモリの制御方法において、前記キャッシュメ モリのみを書換え、前記共有メモリは書換えていないデ **一夕が存在し、かつ、前記他のアクセス手段が、該デー** 夕と同じアドレスで前配共有メモリにアクセスした場 合、前配他のアクセス手段は、前記キャッシュメモリが 前配共有メモリに前配データを書き戻すまで、該共有メ モリへのアクセスの再実行を繰り返すことを特徴とする ものである。

[0011]

【作用】本発明のキャッシュメモリの制御方法において は、ライトパック方式のキャッシュメモリと、他のアク セス手段が共有メモリを共通して使用する構成におい て、キャッシュメモリのみを書換え、共有メモリは書き 換えていないデータが有り、かつ他のアクセス手段が、 そのデータと同じアドレスで共有メモリにアクセスした 場合、共有メモリは他のアクセス手段に対し、再実行を 指示し、他のアクセス手段はキャッシュメモリからの前 記データが共有メモリに書き戻されるまで、そのデータ への再実行を繰り返す。従って、他のアクセス手段の処 理が高速に行われ、かつキャッシュメモリと他のアクセ ス手段とのデータの整合をとるための特別な構成が不要 となる。

[0012]

【実施例】以下、本発明の実施例を図面を用いて詳細に 説明する。図1は本発明のキャッシュメモリの制御方法 を適用したキャッシュメモリシステムの実施例を示すブ ロック図である。図のキャッシュメモリシステムは、ラ イトパック方式のキャッシュメモリを有するシステムで あり、CPU(中央処理装置)1と、キャッシュメモリ 2と、アクセス手段3、4と、共通バス5と、共有メモ リ6と、専用信号線7とからなる。CPU1とキャッシ ュメモリ2とはローカルパスで接続され、キャッシュメ モリ2と共有メモリ6とは共通パス5で接続されている と共に、専用信号線7で接続されている。また、アクセ ス手段3、4は、それぞれCPU8とキャッシュメモリ 9、CPU10とキャッシュメモリ11とから構成され った。また、第2の方法においても、共通パス107の *50* ている。更に、各CPU8、10とキャッシュメモリ

9、11とは各々ローカルパスで接続され、キャッシュメモリ9、11と共有メモリ6とは共通パス5で接続されていると共に、専用信号線7で接続されている。また、各キャッシュメモリ2、9、11は、その内部にタグメモリを有し、各タグメモリにはそれぞれwmデータ識別フラグ付きタグ2a、9a、11aが格納されている。尚、ここで、wmデータとは、従来の技術の項で説明したように、自キャッシュメモリのデータのみを審換え、共有メモリ6は書き換えていないデータを指している。

【0013】次に、上記キャッシュメモリシステムの制 御方法について説明する。ここで、キャッシュメモリ2 の0番地と20番地にwmデータが存在し、キャッシュ メモリ9が0番地から共有メモリ6にアクセスしたと仮 定する。先ず、キャッシュメモリ9が、共有メモリ6に アクセスすると (図中①) 、そのアクセスがwmデータ か否かを判定する。即ち、各キャッシュメモリ2、9、 11は共通パス5を監視しているため、キャッシュメモ リ9以外のキャッシュメモリ2、11は、タグメモリの タグ2a、11aを検索し、該当するwmデータがあっ 20 た場合は、専用信号線7を介して共有メモリ6に再実行 要求指示信号を送出する。ここでは、キャッシュメモリ 2が、そのタグメモリ内に0番地のデータが存在し、か つ0番地のwmデータ識別フラグが点火しているため、 キャッシュメモリ2は、共有メモリ6に、キャッシュメ モリ9に対して再実行を要求する信号を返送するよう再 実行要求指示信号として出力する(図中②)。これによ り、共有メモリ6は、キャッシュメモリ9に対して、再 実行の指示を行い(図中③)、この指示を受けたキャッ シュメモリ9は、再実行を繰り返す(図中心)。

【0014】また、キャッシュメモリ2は、0番地からのデータを自キャッシュメモリ内の図示しないパッファに格納し、共通パス5のパス権が獲得できるのを待って、パッファの内容を共有メモリ6に書き戻す(図中⑤)。ここで、キャッシュメモリ2が共有メモリ6に書き戻す前にキャッシュメモリ11が20番地から共有メモリ6にアクセスした場合、キャッシュメモリ2は、共有メモリ6に対し、再実行要求指示信号を送出するだけで、20番地のデータをパッファに格納することはしない。一方、共有メモリ6から再実行の要求を受けたキャッシュメモリ9、11は、一度共通パス5のパス権を放棄し、共有メモリ6から正常応答を受け取るまで、同じアクセスを繰り返す。

【0016】キャッシュメモリ2は、共有メモリ6にパッファ内の0番地のデータの書き戻しを行うと同時に、タグ内の0番地のWmデータ酸別フラグを滅火し、次にキャッシュメモリ9が0番地から共有メモリ6にアクセスしても再実行要求指示信号を送出しない。従って、キャッシュメモリ9は、0番地からのデータを共有メモリ6から読出すことができる(図中⑥)。また、その間、

キャッシュメモリ11によるアクセスに対し、共有メモ リ6が再実行要求を送出するようキャッシュメモリ2は 指示し続け、バッファ内の0番地のデータを書き戻した 後で、キャッシュメモリ11からの20番地へのアクセ スの再実行が行われた時20番地からのデータパッファ に格納する。その後の処理は、0番地のデータの場合と 同様である。このように、上記実施例では、他のアクセ ス手段3、4からのアクセスがwmデータであった場合 は、共有メモリ6がそのアクセス手段3、4に再実行を 10 指示するため、他のアクセス手段3、4は、キャッシュ メモリ2がwmデータを共有メモリ6に書き戻すまで、 この再実行動作を繰り返していればよい。即ち、この場 合のアクセス手段3、4は通常の再実行動作を行うだけ で、アクセスしたデータがwmデータであるかどうかは 知る必要がない。このため、従来のようなキャッシュメ モリ間のデータの整合を取るための特別の構成は不要と なる。

【0016】尚、上記実施例では、共有メモリ6に対する他のアクセス手段3、4として、キャッシュメモリ22 と同様の構成としたが、これに限定されるものではなく、共有メモリ6をキャッシュメモリ2と共通に用いるものであれば、他のデバイスであっても同様の効果を奏する。また、上記実施例では、他のアクセス手段3、4への再実行指示の手段として、wmデータを有するキャッシュメモリ2が専用信号線7を介して再実行要求指示信号を共有メモリ6に送出し、この信号によって共有メモリ6が他のアクセス手段3、4に再実行を繰り返すように指示する構成としたが、wmデータに対するアクセス時に再実行を繰り返す手段であれば、他の手段を用いても良い。

[0017]

【発明の効果】以上説明したように、本発明のキャッシュメモリの制御方法によれば、キャッシュメモリのみを 善換え、共有メモリは書き換えていないデータが存在 し、かつ眩データと同じアドレスで他のアクセス手段が 共有メモリにアクセスした場合、他のアクセス手段は、 キャッシュメモリが共有メモリに該データを書き戻すま で、共有メモリへの再実行を繰り返すようにしたので、 処理の高速化が図れると共に、構成が簡素化され、コストダウンを図ることができる。

【図面の簡単な説明】

【図1】木発明の制御方法に関わるキャッシュメモリシステムの構成図である。

【図2】従来の制御方法に関わるキャッシュメモリの構成図である。

【図3】従来の制御方法の第1の方法によるキャッシュ メモリの構成図である。

【図4】従来の制御方法の第2の方法によるキャッシュ メモリの構成図である。

50 【符号の説明】


1 中央処理装置 (CPU)

2 キャッシュメモリ

3、4 アクセス手段


6 共有メモリ

【図1】




本発明の制御方法に関わるキャッシュメモリシステム






従来の前降方法に関わるキャッシュメモリジステム



従来の第1の制御方法に関わるキャッシュメモリシステム



従来の第2の制御方法に関わるキャッシュメモリシステム